Opciones de Intel
Use esta ventana para controlar las opciones de Intel.
Interfaz de conexión directa
Controla la interfaz de conexión directa PCH Intel.
Límite de alimentación del procesador1
Límite de alimentación PL1 en vatios. El valor puede variar de 0 a un valor fusionado. Si el valor es 0, se programa el valor fusionado. No se programa un valor mayor que el valor de TDP fusionado.
EOP de ME activado
Controla el mensaje de EOP de ME.
CBD de ME activado
Activa o desactiva el mensaje de CBD de ME.
Mem FlowsExt2
Habilita(1) o deshabilita (0) pasos de capacitación de memoria en el flujo de MRC; TX_DQDQS_PRE_DFE-BIT0; TX_DQDQS_POST_DFE-BIT1; DCA_DUTY-BIT2; RCD_DCA_DFE-BIT3; RX_DQDQS_PRE_DFE_BIT4; RX_DQDQS_POST_DFE_BIT5; TX_PERIODIC_RETRAIN-BIT6; CA_SLEW_RATE-BIT7; DCA_TCO-BIT8; E_REQ_CLK-BIT9; TURNAROUND_TRAIN-BIT10; RX_DFE-BIT11; TX_DFE-BIT12; DQ_SLEW_RATE-BIT13; DB_DFE-BIT14.
Mem FlowsExt3
Habilita (1) o deshabilita (0) pasos de capacitación de memoria en el flujo de MRC; RCD_DCS_DFE-BIT0; LRDIMM_BACKSIDE_TX_PER_TXN-BIT1; PATTERN_CHECKOUT-BIT2; RX_PER_BIT_DESKEW-BIT3; CA_TIMING_SIMPLE_PATTERN-BIT4; CA_VREF_COMPLEX_PATTERN-BIT5; RD_DQDQS_POST_DFE_LATE-BIT9.
Evaluación del estado de I/O de la memoria
Automático | Seleccione la opción Automático para usar los valores predeterminados. |
Manual | Manual para nuevos valores. |
Deshabilitado | Deshabilitar para la característica de deshabilitación. |
Modo seguro Pmic
Controla el modo seguro Pmic.
Aislamiento de fallas Pmic
Controla el aislamiento de fallas Pmic.
POR de memoria
Controla la frecuencia de POR de memoria y el objetivo de extensión de POR de memoria.
POR de ocupación de memoria
Controla el POR de ocupación de memoria.
Agrupación en clústeres basada en UMA
Algunas de las opciones de agrupación en clústeres basada en UMA son Deshabilitar (ALL2ALL), Hemisferio (dos clústeres) y Cuadrante (cuatro clústeres). Estas opciones solo son válidas cuando SNC está deshabilitado. Si SNC está habilitado, el BIOS deshabilita automáticamente la agrupación en clústeres basada en UMA.
Modo de prueba de SATA integrado
Habilita o deshabilita el modo de prueba de los puertos SATA de las controladoras de SATA integrado.
Soporte de S4
Habilita, deshabilita o permite el control normal de la plataforma (automático) del soporte de estado de suspensión S4.
Depuración de RSTe de SATA integrado
Controla la conexión en caliente de puertos SATA de las controladoras de SATA integrado.
Resultado de depuración en serie MRC
Controla el resultado de depuración en serie RC/MRC
Deshabilitar escritura de Smbus de IMC
Habilita o deshabilita la escritura de Smbus de IMC.
RMT de memoria
Activa o desactiva el RMT de la memoria.
Modo de regulación de memoria
Configura el modo de regulación térmica.
ENTRADA DE MEMHOT
Configura la entrada de Memhot.
RESULTADO DE MEMHOT
Configura el resultado de Memhot.
Advertencias de promoción de MRC
Determina si las advertencias de MRC se promueven en el nivel del sistema.
Promover advertencias
Determina si las advertencias se promueven en el nivel del sistema.
MemTest
Habilita o deshabilita la prueba de memoria durante el arranque normal.
Programación de actualización automática
Controla la programación con actualización automática del modo automático o manual.
Regulación de CKE
MRC multiproceso
Controla y ejecuta el código de referencia de memoria en múltiples procesos.
Capacitación de RX DFE DDR5
Habilita o deshabilita el paso de capacitación de RX DFE DDR5.
Capacitación de TX DFE DDR5
Habilita o deshabilita el paso de capacitación de TX DFE DDR5.
Arranque rápido del sistema
Cuando la opción está establecida como Habilitado, se omiten partes del código de referencia de memoria cuando es posible aumentar la velocidad de arranque.
Prueba de memoria en arranque rápido
Habilita o deshabilita la prueba de memoria durante el arranque rápido.
Velocidad de configuración de PCH NDC
Controla la velocidad de configuración del dispositivo PCH NDC.
Prueba de margen de I/O
Controla la prueba de margen de enlaces UPI, DMI, Up-Link y PCIe.
Prueba de margen de I/O del adaptador resincronizador
Controla la prueba de margen del adaptador resincronizador.
Características del EV DFX
Habilita o deshabilita DFX para la delimitación de márgenes. Cuando la opción está establecida como Habilitado, TXT y VT se deshabilitan. Cuando la opción está establecida como Habilitado, se activa la inyección de error de CScript.
Desactivación del BIOS lista
Suprime la notificación al procesador a través de MSR 151 h de que la inicialización de arranque se completó.
Soporte de EOM del tiempo de ejecución
Cuando se establece como Activado, el perfil de protección de arranque anula en la fase DXE de acuerdo con las combinaciones actuales de PCH/CPU.
Modo de prueba de PHY PCIe
Activa o desactiva el modo de prueba PHY de PCIe.
Recuperación de errores en tiempo real de PCIe
Habilita o deshabilita la recuperación de errores en tiempo real (LER) de PCIe.
Establecer omisión de encabezado CXL
Habilita o deshabilita la omisión del encabezado CXL.
Establecer el nivel de seguridad CXL
Totalmente de confianza | El dispositivo CXL puede obtener acceso en CXL con rangos de memoria conectada al host y al dispositivo en el espacio de direcciones WB. |
Parcialmente de confianza | El dispositivo CXL puede obtener acceso en CXL solo para rangos de memoria conectadas al dispositivo. |
No confiable | El host cancela todas las solicitudes en CXL. |
CXL heredado de tipo 3
Habilita o deshabilita el dispositivo CXL tipo 3 mediante el flujo CXL tipo 2.
Negociación automática del protocolo
Solo la 4.º generación | Solo en la controladora de 4.º generación. |
5.º generación | 5.º generación con o sin modo mixto. |
Negociación automática del protocolo | Selección automática |
Forzar CXL | No se detectó ninguna capacitación, el dispositivo conectado también debe soportar este modo. |
Aumento del ancho de banda de memoria de DCPMM (MBB)
Habilita o deshabilita el aumento del ancho de banda de memoria de DCPMM.
Límite máximo de alimentación soportado de DCPMM MBB
Muestra el valor de límite máximo de alimentación de MBB que soportan los DIMM DCPMM en el sistema. Este valor es el límite máximo que se recupera de los DIMM en el sistema. Si un DIMM informa 16 000 mW y otro informa 17 500 mW, se informa un valor de 17 500 mW.
Límite máximo de alimentación de DCPMM MBB
Muestra el valor en granularidad de miliamperios. El valor mínimo es de 15 000 mW. Si el valor ingresado no es un múltiplo de 250 mW, el BIOS redondea internamente hacia abajo a la alineación de 250 mW más cercana.
Constante de tiempo de alimentación máximo promedio soportado de DCPMM MBB
Muestra la constante de tiempo promedio soportado de generación de informes de alimentación de MBB que soportan los DIMM de DCPMM en el sistema. Este valor es la constante de tiempo máximo promedio de generación de informes de alimentación que se recupera de los DIMM en el sistema. Si un DIMM informa 100 000 milisegundos y otro informa 55 000 milisegundos, se informa un valor de 100 000 milisegundos.
Paso de constante de tiempo promedio de generación de informes de alimentación de DCPMM MBB
Muestra el paso de constante de tiempo promedio de generación de informes de alimentación de MBB necesario para el ajuste de constante de tiempo promedio de generación de informes de alimentación de MBB. Este valor es el paso de constante de tiempo promedio de generación de informes de alimentación que se recupera de los DIMM en el sistema. Si un DIMM informa un paso de 2000 milisegundos y otro informa un paso de 500 milisegundos, se informa un valor de 2000 milisegundos.
Constante de tiempo promedio de alimentación de DCPMM MBB
Muestra el valor en granularidad en milisegundos. El FW rechaza un valor que no es un múltiplo del paso constante de tiempo promedio de generación de informes de alimentación de MBB en un DIMM de DCPMM.
Límite de alimentación promedio soportado máximo de DCPMM
Muestra el límite de alimentación promedio máximo soportado que permiten los DIMM de DCPMM en el sistema. Este valor es el límite promedio máximo que se recupera de los DIMM en el sistema. Si un DIMM informa 16 000 mW y otro informa 17 500 mW, se informa un valor de 17 500 mW.
Límite de alimentación promedio de DCPMM
Muestra el valor en granularidad de miliamperios. El valor mínimo es de 10 000 mW. Si el valor ingresado no es un múltiplo de 250 mW, el BIOS redondea internamente hacia abajo a la alineación de 250 mW más cercana.
Política de paginación de memoria
Controla la política de paginación de memoria.
Prueba de memoria de hardware Intel
Habilita o deshabilita la prueba de memoria durante el arranque normal.
Bucles memTest
Número de bucles de prueba de memoria durante el arranque normal. Establezca en 0 (decimal) para ejecutar MemTest infinitamente.
Permitir memoria no probada para controladores DXE
Activado | Establece la marca PROBADO para toda la memoria en PEI, lo que la pone a disposición para el uso de los controladores DXE. |
MemTest avanzado de depuración
Habilita o deshabilita las opciones de depuración del ADR.
ADR de depuración
Habilita o deshabilita las opciones de depuración del ADR.
Soluciones alternativas de AEP
Habilita o deshabilita las soluciones alternativas de los avistamientos de AEP.
Presupuesto de alimentación promedio de AEP
Seleccione Presupuesto de alimentación promedio de AEP (debe ser un incremento de 250 mW).
Vía de 1 canal en la configuración 2-2-2 de FM AEP
Activado | Fuerza una vía de 1 canal en la configuración 2-2-2 para DIMM DDRT(FM). |
Deshabilitado | Realiza intercalado de canal de tres vías en la configuración 2-2-2 de DIMM DDRT (FM). |
Pcode WA de SAI PG
Controla la solución alternativa de Pcode para el grupo de políticas de SAI del paso A.
Detección de presencia de NVMe OOB
Activa o desactiva el uso de señal de presencia física fuera de banda para determinar la detección de presencia de la unidad NVMe.
Activado | Cuando la opción está establecida como Activado, detección de presencia es Lógica en banda u OOB. |
Deshabilitado | Cuando la opción está establecida como Deshabilitado, solo se utiliza la presencia en banda de PCIe. |
Soporte del registro de fallas de CPU
Este campo controla la característica de Registro de fallas de CPU de Intel para la recopilación de datos de bloqueo anteriores procedentes de la SRAM compartida del módulo de servicios de administración fuera de banda durante el restablecimiento posterior.
Soporte del registro de fallas de PCH
Controla la característica de registro de bloqueos de PCH de Intel para la recopilación de datos de bloqueo anteriores a partir de la SRAM compartida con PMC.
Buzón de correo de NVDIMM en NFIT
El campo controla la publicación de registros de buzón de correo NVDIMM en estructuras NFIT.